74161级联计数器计数，74161计数器ld

本文目录一览：

• 1、用74161怎样设计一个十进制计数器电路???
• 2、用74161集成计数器设计9进制加计数器,要完整电路图
• 3、如何用74LS161芯片构成60进制计数器
• 4、74161计数器64进制图

用74161怎样设计一个十进制计数器电路???

用2去除十进制整数，可以得到一个商和余数；再用2去除商，又会得到一个商和余数，如此进行，直到商为零时为止，然后把先得到的余数作为二进制数的低位有效位，后得到的余数作为二进制数的高位有效位，依次排列起来。

当74161计数到Q3Q2Q1Q0=1001时，使LD =0，为置数创造了条件。当下一个计数脉冲一到，各置数端数据立即送到输出端，预置数端D3D2D1D0= 0000。电路如图所示，在连续计数脉冲的作用下，计数器开始从0000、000...1000、1001循环计数 （8421码十进制计数器）。

的引脚它标注的和书上的不同，但是是一样的，ENP，ENT就是书上的计数使能端CEP、CET，CLK就是时钟端CP，MR为清零端CR，RCO为进位端TC。LOAD为置数端。***用的是反馈清零法，十进制0000（十进制数0）到1001（十进制数9）的0~9的计数器。Q0和Q1端引出接了一个两输入与非门。

用74161集成计数器设计9进制加计数器,要完整电路图

1、把一个74161的Q3作为这一级的进位输出端，它就是一个八进制计数器。第一级的4个输出端（Q3，Q2，Q1，Q0）就是8，4，2，1。这个第一级的计数输入是从CLK端输入的，第二级的CLK接第一级的Q3，就构成了八进制计数器的第二级。如此类推，就构成了多位的八进制计数器电路。

2、利用74161集成计数器可以设计出一个9进制加计数器。首先，将74161的Q3端作为进位输出，作为八进制计数的第一级，其输出Q3-Q0分别对应8，4，2，1。计数的输入从CLK端开始，第二级计数器的CLK信号则连接到第一级的Q3，形成级联结构，从而构建一个多位的八进制计数器。

3、要设计一个9进制加计数器，我们可以利用74161集成计数器。首先，将74161的Q3端作为进位输出，因为Q3对应的是8，Q2为4，Q1为2，Q0为1，这样就形成了一个八进制计数器。

4、构成九进制的计数器：从0100~1100，因为74161是异步清零，所以把D3D2D1D0=0100，Q3Q2Q1Q0=1101（13）然后如果你是用74LS00（二输入与非门）与非门的话，那么就需要从QQQ0引出三根线，需要用74LS00中的三个与非门。

如何用74LS161芯片构成60进制计数器

可以用一片74LS161芯片和适当的逻辑门电路来构成一个60进制计数器。74LS161是一个4位同步二进制计数器，可以方便地实现0到15的计数。为了实现60进制计数，我们需要将两片74LS161级联，并添加适当的逻辑电路。首先，将第一片74LS161（称为计数器A）设置为模10计数器。

用两片74LS161芯片，一片控制个位，为十进制；另一片控制十位，为六进制。个位的最高位0，接十位的CP，个位十进制计数器经过十个脉冲循环一次，每当第十个脉冲来到后Q由1变为0，相当于一个下降沿，使十位六进制计数器计数。经过六十个脉冲，个位和十位计数器都恢复为0000。

LS161是16进制计数器，对于60进制（0-59）由于不是素数，故可以有四种方法。串接，并接，整体置数和整体置零。现在介绍一种最实用简单的方法，整体置数法。59=16*3+11，故需要使用两个74LS161芯片。用两片74LS160芯片设计一个同步六十进制计数器可使用同步级联、异步清零方式实现。

设计60进制的加法计数器，***用清零法。60用二进制表示为00111100，因为是异步清零，当计数器从零开始计数时，计数到00111100时异步清零即可。要用到两片74LS161，需要两计数器进行级联，***用同步并行级联方式。其中ET和EP都接高电平。

D2，D1，D0的状态一样，为同步置数功能。而只有当CR=LD=EP=ET=“1”、CP脉冲上升沿作用后，计数器加1。74LS161还有一个进位输出端CO，其逻辑关系是CO= Q0·Q1·Q2·Q3·CET。合理应用计数器的清零功能和置数功能，一片74LS161可以组成16进制以下的任意进制分频器。

LS161是一个同步的可预置的四位二进制计数器，并自带有异步功能。可以***用反馈归零法进行6进制的计数器设计。

74161计数器64进制图

1、是16进制的计数器，要组成64进制计数器，需要用两片74161，高低位进行级联就行了。低四位用一片，高两位用一片，其实，高位有4位，但用输出端Q0Q1。这样，计数为 00 0000 ~ 11 1111，最大数是63时即 11 1111。如下仿真图，也是逻辑图，输出端用了逻辑探针，用于显示输出状态。

2、将64HZ转化成2HZ，这是对64Hz的信号进行32倍分频。用两片74161进行级联就可以了，这可以组成同步加法计数器。74161是四位二进制计数器，即16进制计数，就可以对时钟信号进行16倍分频，两片级联后第二片的Q0输出，就可以得到32倍分频信号，还可以继续分频的，最大可以在Q3输出256倍分频信号。

3、两片74LS90都设置成五进制，构成25进制计数器，然后遇24清零。***设两片74LS90是左右摆放，左边设为片1，右边为片2。片1的CPB连接片2的片1的QB与QD与后的结果；片1的QC连接其R0和片2的R0；片2的QD连接其R1端和片1的R1端。其余四个S脚都接零。

[免责声明]本文来源于网络，不代表本站立场，如转载内容涉及版权等问题，请联系邮箱:83115484@qq.com，我们会予以删除相关文章，保证您的权利。转载请注明出处：http://www.onosokkii.com/post/66297.html