可逆计数器制作_可逆计数器工作原理

本文目录一览：

• 1、数字电路的计数器设计?
• 2、VHDL语言编写一个一位10进制可逆计数器
• 3、用D触发器设计一个6进制或者8进制的可逆计数器该怎样设计?求大神解答...
• 4、用74ls90设计六进制计数器
• 5、m进制可逆计数器怎么设计,要在数码管上显示
• 6、用jk触发器实现同步二位二进制可逆计数器

数字电路的计数器设计?

计数器是一种能够记录脉冲数目的装置，是数字电路中最常用的逻辑部件。计数器在数字系统中主要是对脉冲的个数进行计数，以实现测量、计数和控制的功能，同时兼有分频功能。计数器由基本的计数单元和一些控制门所组成，计数单元则由一系列具有存储信息功能的各类触发器构成。

利用D触发器构成计数器，数字电路实验设计：D触发器组成的4位异步二进制加法计数器。选用芯片74LS74，管脚图如下。说明：74LS74是上升沿触发的双D触发器， D触发器的特性方程为 设计方案：用触发器组成计数器。触发器具有0 和1两种状态，因此用一个触发器就可以表示一位二进制数。

两片74LS90都设置成五进制，构成25进制计数器，然后遇24清零。***设两片74LS90是左右摆放，左边设为片1，右边为片2。片1的CPB连接片2的片1的QB与QD与后的结果；片1的QC连接其R0和片2的R0；片2的QD连接其R1端和片1的R1端。其余四个S脚都接零。

最佳答案该设计主要思路为时钟分频和逻辑运算。也可以理解为计数器设计和进位提取。选用芯片74LS74，管脚图如下。说明：74LS74是上升沿触发的双D触发器，D触发器的特性方程为设计方案：用触发器组成计数器。触发器具有0和1两种状态，因此用一个触发器就可以表示一位二进制数。

VHDL语言编写一个一位10进制可逆计数器

1、比如BCD码q（11 downto 0）可以表示0到999，前四位是个位，中四位是十位，后四位是百位。不知道对于溢出的有什么要求，我设成溢出后不做任何运算。

2、这是一个10进制计数器，要改为260进制改temp范围就行了。

3、VHDL语言实现 十进制同步减法计数器（异步清零、同步预置、下降沿触发、带借位输出BO端）。原程序如下，改程序已经通过仿真，仿真结果见图，输入D的值设为3，同步置位后，输出Q=D=3，功能实现。

4、分析：选择的硬件平台是AlteraEPF10K20TI144_4的FPGA试验箱。添加VHDL文件。在所在工程添加文件cntvhd（十进制计数器），cnt_xuehao.vhd（323进制计数器），scan_led3_vhd.vhd（三位数码管显示），exp_cnt_xuehao323_7seg.vhd（数码管显示323三位学号计数器）四个文件。

5、用的是VHDL 该程序实现的功能：设计一个至少4位的十进制计数器，具有加减计数功能和置数功能，并能通过数码管显示计数结果。减数为零时发声报警。

用D触发器设计一个6进制或者8进制的可逆计数器该怎样设计?求大神解答...

置数法：数据输入道端D3D2D1D0接成0101，进位输出端CO非，接置数端LD非。这两种方法都是用的40192的加计数器。二进制一个，一个脉冲触发器的状态翻转。八进制的需要三个串联。十进制的和十六进制的差不多，需要四个。十进制的需要在计数满十后，利用逻辑门将计数器清零。

使用反馈预置法设计8进制计数器，8的二进制为1000，即Q2Q1Q0都为000，Q3为1，因此将Q3通过一个非门接入置位端，这样每次计数到7后被置为0，完成0-7的8进制计数。置数端D3D2D1D0设置为0。

用74HC74芯片设计6进制异步计数器，很简单，异步计数器是最简单的，74HC74是D触发器，用3个D触发器组成，只要改成6进制，最大数是5就行了，就利用6，即110产生一个复位信号，使3个D触发器复位回0即可。如下仿真图，数码管是显示仿真效果的，可以省掉的。这是计数到最大数5时的截图。

用74ls90设计六进制计数器

1、LS90是二-五-十进制异步加法计数器，具有双时钟输入，并具有清零和置数等功能，其引脚排列如上图。设计***用反馈清零的方法实现，即从0记到要设计的进制时使清零端R0（1）、R0（2有效（同时为高电平，进而反馈清零。

2、LS90就是十进制计数器，可以做十位，个位计数器。而要解决是问题是个位向十位进位，逢24回零，实现24进制计数，最大数是23。一片74LS290计数规律是满十就清零，这样就构成了10进制的计数器，一片74LS290满六就清零，这样就构成了6进制的计数器。

3、看功能表，先把CP2接到QA，变成模10，再用两个模10做成一个模10和一个摸6。一般说计数器主要由触发器组成，用以统计输入计数脉冲CP的个数。计数器的输出通常为现态的函数。计数器累计输入脉冲的最大数目称为计数器的“模”，用M表示。如M=6计数器，又称六进制计数器。

4、两片74LS90都设置成五进制，构成25进制计数器，然后遇24清零。左右放置两个74ls90，左侧设为件1，右侧设为件2，切片1的CPB将切片2的切片1的QB和QD与之后的结果连接起来。切片1的QC将切片2的R0和R0连接起来，切片2的QD将切片1的R1端和R1端连接起来，其他四个s针连接到零。

5、两片74LS90都设置成五进制，构成25进制计数器，然后遇24清零。***设两片74LS90是左右摆放，左边设为片1，右边为片2。片1的CPB连接片2的片1的QB与QD与后的结果；片1的QC连接其R0和片2的R0；片2的QD连接其R1端和片1的R1端。其余四个S脚都接零。

m进制可逆计数器怎么设计,要在数码管上显示

用74ls90构成8421BCD码十进制计数器 并通过显示译码器将其显示在数码管上 芯片包括74LS90 74LS47 数码管 我来答 分享 微信扫一扫 新浪微博 QQ空间 举报 浏览15 次 可选中1个或多个下面的关键词，搜索相关资料。也可直接点“搜索资料”搜索整个问题。

电路图如下所示。计数范围：0~1000。仿真文件详见附件。有问题请追问。

ls193是可预置四位二进制可逆计数器。你要用十进制数码显示，你将74ls193数据读入单片机后，然后用转换软件将16进制数据转换为十进制数据，然后经过I/O输出，输出到数码驱动芯片，如CD4511，74ls48，7ls248等驱动显示。或用74ls164串行输出查字模驱动显示。也可搭电路用单片机直接驱动显示。

计数器 计数器由两片74LS192同步十进制可逆计数器构成。利用减计数Rd=0，反向=0，CPd=1，实现计数器按8421码递减进行减计数。利用借位输出端反向BO与下一级的CPd连接，实现计数器之间的级联。利用预置数反向LD端实现异步置数。

分析与方案选择（一）首先要使用74LS192或40192设计一个4进制计数器和一个7进制计数器，然后通过数码管来显示状态。两种进制间的切换可以通过一个单刀双掷开关来实现。其重点和难点在于设计一个4进制计数器和一个7进制计数器。

用jk触发器实现同步二位二进制可逆计数器

1、CT74LS161的逻辑功能 ①=0时异步清零，C0=0 ②=1，=0时同步并行置数 ③==1且CPT=CPP=1时，按照4位自然二进制码进行同步二进制计数。④==1且CPT·CPP=0时，计数器状态保持不变。

2、二进制可逆计数器的原理是由4个JK触发器组成的异步二进制减法计数器。根据查询相关***息显示，二进制可逆计数器是4位二进制同步加和减计数器的基础上，增加一控制电路构成的。

3、LS192是一个同步可逆计数器。74LS192是一种具有预置、清除、保持和计数功能的4位二进制同步可逆计数器。这款计数器***用JK触发器和门电路组成，具有双向计数功能，并且计数速度快，稳定性高。该计数器的主要特点包括： 双向计数：74LS192可以进行正向和反向计数，通过改变输入信号的方向来实现。

4、将四个工作在J=1和K=1条件下的JK触发器级联成的一个四位二进制（M=16）计数器。同步计数器中，各触发器的翻转与时钟脉冲同步。同步计数器的工作速度较快，工作频率也较高。

[免责声明]本文来源于网络，不代表本站立场，如转载内容涉及版权等问题，请联系邮箱:83115484@qq.com，我们会予以删除相关文章，保证您的权利。转载请注明出处：http://www.onosokkii.com/post/50513.html