七进制计数器项目设计,七进制计数器项目设计思路

大家好，今天小编关注到一个比较有意思的话题，就是关于七进制计数器项目设计的问题，于是小编就整理了5个相关介绍七进制计数器项目设计的解答，让我们一起看看吧。

1. 7476芯片怎么设计八进制计数器？
2. 七进制计数器显示情况？
3. 74ls193计数器怎么设计？
4. 74LS161用反馈清零法设计一个六进制计数器(要有连线图)？
5. 用74160和门电路设计一个五十进制计数器(注：74160是十进制的加法计算器，以步清零，同步置数)？

7476芯片怎么设计八进制计数器？

使用反馈预置法设计8进制计数器，8的二进制为1000，即Q2Q1Q0都为000，Q3为1，因此将Q3通过一个非门接入置位端，这样每次计数到7后被置为0，完成0-7的8进制计数。置数端D3D2D1D0设置为0。

七进制计数器显示情况？

***用同步D触发器，由于是七进制，当计数为6时即可实行同步跳转，即二进制数为Q2Q1Q0=（110）时实现同步跳转。

这时将Q2、Q1通过与非门连接后，再接入CR非端，即可实现七进制计数！当然，计数过程中，需将Q2、Q1、Q0接到输出端。

74ls193计数器怎么设计？

用74LS193设计一个27进制计数器，还要用数码管显示，个位就需要做成十进制计数器，而74LS193是四位加/减计数器，需要改成十进制计数器并向十位进位，作为十位的CP脉冲。再将十位、个位改成27进制计数器，用两片译码器配两个数码管显示。

74LS161用反馈清零法设计一个六进制计数器(要有连线图)？

给你个参考 六进制计数，就是 Q3Q2Q1Q0 = 0000---0101，当计数器继续计数到 Q3Q2Q1Q0 = 0110时，便产生复位信号，使输出结果回到 0000；

用74160和门电路设计一个五十进制计数器(注：74160是十进制的加法计算器，以步清零，同步置数)？

方法很简单：用两片74160级联，第一片作个位计数，计数到10芯片会自动输出进位信号，芯片要么自己清零要么从进位端视清零信号极性来决定是否加反相器，这个进位信号又作为第二片的时钟信号或者片选信号，同样视信号极性来决定是否加反相器，这样第一片计数到10时自己清零，第二片计数一次，当第二片刚计数到5时说明整个电路刚好计数50次，那么从第二片的数据输出端译出二进制5的清零或置数信号接到第二片的清零或置数端，这时需要自己设计门电路来检测二进制5，只有在5的时候才输出信号去清零或置数，这个信号同时也作为计数到50的触发信号从而去触发后级电路。不懂的可随时回复我。希望我的回答能帮助到你。

到此，以上就是小编对于七进制计数器项目设计的问题就介绍到这了，希望介绍关于七进制计数器项目设计的5点解答对大家有用。

[免责声明]本文来源于网络，不代表本站立场，如转载内容涉及版权等问题，请联系邮箱:83115484@qq.com，我们会予以删除相关文章，保证您的权利。转载请注明出处：http://www.onosokkii.com/post/44727.html