计数器数电设计_计数器电路的设计方法

本文目录一览：

• 1、计数器电路怎么设计
• 2、如何做一个180进制的计数器啊!数电高手帮帮我啊
• 3、数电计数器求解
• 4、数电实验如何用90芯片设计58进制计数器
• 5、数电课设,设计一个计数器有两个控制输入C1和C2,C1用以控制计数器的模...
• 6、【数电】试用74LS160构成同步六进制计算器(要求预置数法,从0000开始计...

计数器电路怎么设计

1、K1：启动按钮。K1处于断开位置时，当计数器递减计数到零时，控制电路发出声、光报警信号，计数器保持“24”状态不变，处于等待状态。当K1闭合时，计数器开始计数。（2）K2：手动复位按钮。当接下K2时，不管计数器工作于什么状态，计数器立即复位到预置数值，即“24”。

2、首先找到一块74LS195芯片，将其J、K输入端连接到一起，将R、LOAD端连接高电平，将CP端连接脉冲信号，再将输出端从左到右、从上到下编号为Q0、QQQ3，如图所示。运用上面告诉大家的公式算出i=3，所以将Q2和Q3连接与非门反馈至J、K输入端，如图所示。

3、利用D触发器构成计数器，数字电路实验设计：D触发器组成的4位异步二进制加法计数器。选用芯片74LS74，管脚图如下。说明：74LS74是上升沿触发的双D触发器， D触发器的特性方程为 设计方案：用触发器组成计数器。触发器具有0 和1两种状态，因此用一个触发器就可以表示一位二进制数。

如何做一个180进制的计数器啊!数电高手帮帮我啊

用两片74ls161***用串行进位方式，第一片是15进制，计数值为0到14，第二片是12进制，计数值为0到11，所以最后的输出（第二片U2的Rco）是15*12=180进制。图片中的时钟信号为clk。

你好：其实非常简单。一般数电中的计数器无非就进位/借位输出端，清零、置数输入端，两个工作使能端和置数数据输入端。不管是什么进制的计数器都可以像161这样简单的计数器一样合理搭配各个工作端使进位和借位通过附加门电路来译码，然后这个信号再作清零或者置数用。因为问题实在太模糊所以就这么回答了。

是同步预置、异步清零的十进制同步计数器，预置信号从高位芯片的 Q2 引出，则最大计数值是 ：0100 0000 B = 40 D ，预置数 0 要等到下一个时钟到来才能到达 Q 输出端，所以计数范围是：0 ~ 40 ，是 41 进制的计数器。如果 Q2 是接清零端子 R， 则是 40 进制计数器。

该电路状态转换图如图12所示。当计数器由1001回到0000时，Y输出一个上升沿作为进位输出信号。虚线箭头表示持续时间很短，不构成一个稳定状态。由图可知该电路为1个模10计数器。问题六：数字电路问题：画出五进制计数器的状态转换图。 五进制五个状态，需要三位二进制数。

数电计数器求解

参考，先构成8421BCD码的10进制计数器，R0A=Q2，R0B=Q0，S9A=S9B=0，当Q2Q0=11时复位到0000，就是6进制。

一问，左片计到1111，co=1，右片允许计数，你些你说对了。之后，再来一个cp脉冲，左片回0000，右片计一个数，实现左片（低四位）向右片（高四位）进位。左片回0000后，co=0，右片又停止计数，因CTP，CTT为0，禁止计数。左片继续计数，再计1111，又重复，co=1，右片加1。

先判断是同步计数器还是异步计数器：计数脉冲同时接到个触发器，各触发器状态的变换与计数脉冲同步即为同步计数器。根据电路图写出逻辑表达式，再化简。根据表达式写出逻辑状态表。最后根据逻辑状态表看是几进制计数器。比如逻辑状态表每过6个脉冲变化一次即为六进制计数器。

数电实验如何用90芯片设计58进制计数器

利用两片74ls192分别作为六十进制计数器的高位和低位，分别与数码管连接。把其中的一个芯片连接构成十进制计数器，另一个通过一个与门器件构成一个六进制计数器。

数电课设,设计一个计数器有两个控制输入C1和C2,C1用以控制计数器的模...

1、首先，从秒脉冲出来的信号，经过一个控制电路后进入秒计数器进行秒计数，进行清零，这时用户置入洗涤时间，并按开始按钮，洗衣机开始工作。

2、. 设计一个模20的计数器（可***用74LS390或74LS192等），用发光二极管观察电路的所有有效计数状态；并用示波器观测计数器的输入输出端波形。1 ***用移位寄存器设计一个具有自启动功能的四位环形计数器，记录电路所有状态（包括由偏离态进入有效循环的过程），并画出状态转移图。

3、结论：在设计模8加1计数器时，***用JK触发器作为存储原件，关键在于理解其工作原理和正确应用。首先，预置输入应设为0，利用JK触发器的Q（N）输出作为置数信号。在计数器的下一个时钟周期的前沿，Q输出会同步归零，实现了完全同步计数，这是同步计数器的标准操作模式。

4、根据设计要求，系统的输入信号clk，计价开始信号start，等待信号stop，里程脉冲信号fin。系统的输出信号有：总费用数C0—c3，行驶距离k0—k1，等待时间m0—m1等。系统有两个脉冲输入信号clk_750k，fin，其中clk_750k将根据设计要求分频成14hz，15hz和1hz分别作为公里计费和超时计费的脉冲。

【数电】试用74LS160构成同步六进制计算器(要求预置数法,从0000开始计...

1、用74LS160构成同步六进制计数器，用预置数法。当计数到最大数5，即0101时，将QQ0接到与非门产生置数信号，输出接到LD引脚上，将预置数DDDD0的全0值送入计数器，实现从0000重新开始计数。EP、ET、RD端全加高电平1。逻辑图如下图所示，是用手机画的图，不好画。

2、G1三个输入端全为“1”，其输出由“1”跳变为“0”，对两片160产生一个清零脉冲，使得两片160输出变为0000 0000 当两片160的CP再次送人CP脉冲时，计数过程又重复开始，直到第29个脉冲到来时，两160才会被清零。重以上分析可知这两片160构成的同步计数器的计数周期就是29，所以是29进制计数器。

3、根据题目，我们可以分析出：数字电子钟是由多块数字集成电路构成的，其中有振荡器，分频器，校时电路，计数器，译码器和显示器六部分组成。振荡器和分频器组成标准秒信号发生器，不同进制的计数器产生计数，译码器和显示器进行显示，通过校时电路实现对时，分的校准。

4、熟练掌握计数器的各个部分的结构。 3） 计数器间的级联。4） 不同芯片也可实现六十进制。计数器设计组成 1） 用两个74ls192芯片和一个与非门实现。2） 当[_a***_]递增到59时，定时器会自动返回到00显示，然后继续计时。

[免责声明]本文来源于网络，不代表本站立场，如转载内容涉及版权等问题，请联系邮箱:83115484@qq.com，我们会予以删除相关文章，保证您的权利。转载请注明出处：http://www.onosokkii.com/post/41558.html