bcd计数器编辑，bcd计数器原理

本文目录一览：

• 1、欧姆龙PLC计数器设定值怎么区分是BCD码还是十六进制数?
• 2、8421加一位数的计数器怎么做?
• 3、如何设计四十进制8421码计数器电路?
• 4、为什么计数器要使用8421BCD码?
• 5、BCD码加计数器工作原理是怎样的呢?要求用VHDL语言编程。
• 6、如何用VHDL语言编写一个模为40,两位8421BCD码输出的减法计数器?

欧姆龙PLC计数器设定值怎么区分是BCD码还是十六进制数?

1、欧姆龙的#为BCD码或者16进制，在数据范围内，作为BCD码，如#999，如果输入#FF，那么就作为16进制处理。

2、BIN是二进制的，16进制的是BCD的。转换指令直接用BIN XXXX DMXXX就行了。表示把XXXX这个数转换为BIN格式的，存储到DMXXX这个数据存储区里面。如果是要转换成BCD的，则用BCD XXXX DMXXX格式的指令就行了。

3、是 16进制 数，用在时间继电器上要注意别输入16进制范围的数。

4、定时器不依靠定时器的时基*设定的数值来运行的。例如时基是100ms 那么你设定的是10 结果就是100*10=1000ms=1s.时基有1ms ，10ms ， 100ms级别的。BCD码。你在输入时使用的是10进制。没有用BCD码输入。

8421加一位数的计数器怎么做?

1、【答案】：用半加器HA，全加器FA实现1位8421BCD加法器，整体电路可分成三部分，①用一个HA和三个FA串行连接实现两个1位8421BcD码的加法，输出FFFF0、四个和数与进位信号CO3。

2、所以必须去掉其中的六个状态，至于去掉哪六个状态，可有不同的选择，这里考虑去掉1010～1111六个状态，即***用8421BCD码的编码方式来表示一位十进制数。

3、要4个触发器。若设计一个9进制计数器至少需要4个触发器。一个触发器有2个状态，所以3个才8个状态，因此要4个，有效的为9个，无效的为6个。八进制的需要三个串联。十进制的和十六进制的差不多，需要四个。

4、当下一个计数脉冲一到，各置数端数据立即送到输出端，预置数端D3D2D1D0= 0000。电路如图所示，在连续计数脉冲的作用下，计数器开始从0000、000...1000、1001循环计数 （8421码十进制计数器）。

如何设计四十进制8421码计数器电路?

设计四十进制的计数器，输出为8421BCD码，原图是用两片74LS90，只要删掉原图中的2输入与门即可，将原来的R0（1）复位端接到R0（2）上，其它不变。如下图所示。

码计数器的话每位十进制数字都要对应四个触发器。如果要设计一位数的加1计数器，就要4个触发器。

当下一个计数脉冲一到，各置数端数据立即送到输出端，预置数端D3D2D1D0= 0000。电路如图所示，在连续计数脉冲的作用下，计数器开始从0000、000...1000、1001循环计数 （8421码十进制计数器）。

而四位编码总共有十六个状态。所以必须去掉其中的六个状态，至于去掉哪六个状态，可有不同的选择，这里考虑去掉1010～1111六个状态，即***用8421BCD码的编码方式来表示一位十进制数。

计数器 计数器由两片74LS192同步十进制可逆计数器构成。利用减计数Rd=0，反向=0，CPd=1，实现计数器按8421码递减进行减计数。利用借位输出端反向BO与下一级的CPd连接，实现计数器之间的级联。

为什么计数器要使用8421BCD码?

一般来说，默认的BCD码是8421码，也就是说，使用4位二进制数来表示10位0-9的1位十进制数。从左到右的重量是8，4，2，1。以十进制37为例，进行转换：3=2+1=（8421码）0011，7=4+2+1=（8421码）0111。

它是恒权码，每一位的权都固定不变。8421BCD码是十进制代码中最常用的一种。四个二进制位表示一位BCD码，两位BCD码就是一个字节。

BCD码是四位编码方式，而一个JK触发器只能储存一位二进制代码，所以要用四个JK触发器才能构成一个十进制计数器，再在四个输出端接一个74LS48译码器。

所谓的8421BCD编码，就是用4位二进制数字为一组对于数字进行表示，二—十进制表示的是每一个十进制数字0-9都是用四位二进制数字表示的。

BCD码加计数器工作原理是怎样的呢?要求用VHDL语言编程。

编程原理如下：编程是编写程序的中文简称，就是让计算机为解决某个问题而使用某种程序设计语言编写程序代码，并最终得到相应结果的过程。

计数器就是数时钟上升沿的数目，0，1，10，11，100，101，110，111，1000……到32后再回到0。要改变对应引脚的频率的话，换成其它位数的计数器，比如33位的，34位的，最高的位的频率会变慢。

根据计数器的构成原理，必须由四个触发器的状态来表示一位十进制数的四位二进制编码。而四位编码总共有十六个状态。

LED显示——将频率值显示在数码管上 顶层文件框图如下：用元件例化语句写出频率计的顶层文件。提示：十进制计数器输出的应是4位十进制数的BCD码，因此输出一共是4×4bit。

如何用VHDL语言编写一个模为40,两位8421BCD码输出的减法计数器?

设计四十进制的计数器，输出为8421BCD码，原图是用两片74LS90，只要删掉原图中的2输入与门即可，将原来的R0（1）复位端接到R0（2）上，其它不变。如下图所示。

改成QA，QB即可，其它就不用变了。其实，只要理解了计数原理，改成多少进制的，都可以举一反三，这样学习才能有收获。

如果是 8421BCD 码，就可以像普通二进制数一样，相加减。人工来做算术运算，还是比较简单的。如果是用计算机来加减，事后，就必须进行“十进制调整”，才能得到 BCD 码的结果。

[免责声明]本文来源于网络，不代表本站立场，如转载内容涉及版权等问题，请联系邮箱:83115484@qq.com，我们会予以删除相关文章，保证您的权利。转载请注明出处：http://www.onosokkii.com/post/3230.html