模拟计数器电路，模拟计数器电路原理

dfnjsfkhak时间2024-02-07 05:54:07分类计数器浏览32

导读：本文目录一览： 1、用JK触发器作为存储原件,设计一个模8加1计数器。求逻辑电路图。 2、...

本文目录一览：

逻辑电路图：预置输入先置0，取Q（N）的输出做置数信号，在（N+1）的时钟前沿Q输出同步归零，这是完全同步计数，是同步计数器的正确用法。

在十进制计数体制中，每位数都可能是0，1，2，9十个数码中的任意一个，且，逢十进一。根据计数器的构成原理，必须由四个触发器的状态来表示一位十进制数的四位二进制编码。

所以必须去掉其中的六个状态，至于去掉哪六个状态，可有不同的选择，这里考虑去掉1010～1111六个状态，即***用8421BCD码的编码方式来表示一位十进制数。

（图片来源网络，侵删）

用JK触发器和附加门电路设计一个七进制加法计数器的总体步骤为：①画出计数器的状态转换图。②根据状态图得出JK各个状态变量的逻辑值。③将JK的逻辑状态代入卡诺图进行化简，得出JK表达式。

码计数器的话每位十进制数字都要对应四个触发器。如果要设计一位数的加1计数器，就要4个触发器。

首先找到一块74LS195芯片，将其J、K输入端连接到一起，将R、LOAD端连接高电平，将CP端连接脉冲信号，再将输出端从左到右、从上到下编号为Q0、QQQ3，如图所示。

（图片来源网络，侵删）

使用与或非门将控制计数器清零的信号与清零信号Rst进行与运算，得到最终的控制计数器清零的信号。使用常开触发器将最终的控制计数器清零的信号转换为清零信号Rst。

利用D触发器构成计数器，数字电路实验设计：D触发器组成的4位异步二进制加法计数器。选用芯片74LS74，管脚图如下。说明：74LS74是上升沿触发的双D触发器， D触发器的特性方程为设计方案：用触发器组成计数器。

两片74LS90都设置成五进制，构成25进制计数器，然后遇24清零。***设两片74LS90是左右摆放，左边设为片1，右边为片2。

（图片来源网络，侵删）

1、模3计数器的工作原理基于二进制计数原理，它有两个触发器。第一个触发器为D触发器，它的输出端位于模3计数器的下一个输入触发器T触发器的数据输入端。第二个触发器为T触发器，它的输出端驱动D触发器的数据输入端。

2、在三进制计数器中，每个位的最大计数值为2，因此当计数器达到最大值后，下一个计数值会从0开始，这样就形成了一个模3的递减计数器。

3、模为3，就是3进制计数器，就利用计数到3（即Q3Q2Q1Q0=0011）的状态产生一个复位信号，用Q1Q0的两个高电平经与非门74LS00输出复位信号。加到74LS161的MR（或叫CR）端，使计数器回0，实现改制。

ls192构成100进制计数原理是是同步十进制可逆计数器。根据查询相关***息，同步十进制可逆计数器，它具有双时钟输入，并具有清除和置数等功能。74ls192构成100进制计数是一款专门用来计数的软件。

LS192同步可逆递增/递减BCD 计数器 74LS193同步可逆递增/递减四位二进制计数器特点：电路可进行反馈，而很容易的被级联。即把借位输出端和进位输出端分别反馈到后级计数器的减计数输入端和加计数输入端上即可。

LS192是属8421BCD码的十进制计数器，其功能真值表如表4所示。其中MR是异步清零端，高电平有效。PL（———）是并行置数端，低电平有效，且在MR=0有效。CPU和CPu是两个时钟脉冲，当CPd=1，时钟脉冲由CPU端接入。

1、ls192是十进制加/减计数器，时钟脉冲加到DN脚即是减法计数，当计数到00时，置数19即可，便从19开始作减法计数了。电路图即仿真图如下。

2、用74LS192做减法计数器，做7~2的循环计数。当计数到1时，在置数端PL加低电平，则立即送入初值7（0111），就会从7重新开始计数了。利用0001产生一个置数信号，要用一个四输入的或门。

3、LS192十进制加/减计数器，可以在十以内改成其它进制的加/减计数器。用反馈清0法比较简单，五进制计数器，就是当计到五时，输出状态Q3Q2Q1Q0=0101，就利用这个状态产生一个复位信号加到MR端，让计数器回0。

4、一）首先要使用74LS192或40192设计一个4进制计数器和一个7进制计数器，然后通过数码管来显示状态。两种进制间的切换可以通过一个单刀双掷开关来实现。其重点和难点在于设计一个4进制计数器和一个7进制计数器。

1、***用74LS192芯片作为计数器，74LS192是同步的加减计数器，其具有清除和置数的功能。电路中选择两片74LS192作为分别作为30的十位和个位。将作为十位的计数器输入端置为0011而将个位的输入端置为0000。

2、可以发现，如将A输入直接接在D1~D4不能符合要求，再做如下调整，将DD4接A非，DD3接A即可满足设计要求。

3、七个。其最后一个，在下一个状态所对应的数码是：0111。

4、利用D触发器构成计数器，数字电路实验设计：D触发器组成的4位异步二进制加法计数器。选用芯片74LS74，管脚图如下。说明：74LS74是上升沿触发的双D触发器， D触发器的特性方程为设计方案：用触发器组成计数器。

5、计数器电路设计：该计数器可实现按键计数、增减控制、手/自动清零等功能。

6、十进制整数转换为二进制整数十进制整数转换为二进制整数***用除2取余，逆序排列法。

[免责声明]本文来源于网络，不代表本站立场，如转载内容涉及版权等问题，请联系邮箱:83115484@qq.com，我们会予以删除相关文章，保证您的权利。转载请注明出处：http://www.onosokkii.com/post/3100.html